Family list 1 application(s) for: JP6061257

1 THIN FILM TRANSISTOR AND ITS MANUFACTURE

Applicant: DAINIPPON PRINTING CO LTD Inventor: ASANO MASAAKI

IPC: H01L29/78; H01L21/336; H01L29/786; (+4) EC:

Publication JP6061257 (A) - 1994-03-04 Priority Date: 1992-08-05 info:

Data supplied from the espacenet database --- Worldwide

THIN FILM TRANSISTOR AND ITS MANUFACTURE

Publication number: JP6061257 (A)
Publication date: 1994-03-04

Inventor(s): ASANO MASAAKI +
Applicant(s): DAINIPPON PRINTING CO LTD +

Classification:

- international: H01L29/78; H01L21/336; H01L29/786; H01L21/02; H01L29/66; (IPC1-7): H01L21/336;


H01L29/784

- European:

Application number: JP19920229231 19920805 Priority number(s): JP19920229231 19920805

Abstract of JP 6061257 (A)

PURPOSE:To restrain parasitic capacity generated between a gale electrode, and a source electrode and a drain electrode. CONSTITUTION:A gate electrode 2 is formed on a glass substrate 1 and an SINN-based insulation layer 3, an a-Si: H-based channel layer 4 and nn-type impurity doped layer 5 are formed thereon. A transparent electrode layer 6 and a negative type resist layer 7 are formed thereon. A transparent electrode layer 6 and a negative type resist layer 7 are formed between 1 and 1



Data supplied from the espacenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(II)特許出願公開番号 特開平6-61257

(43)公開日 平成6年(1994)3月4日

(51)Int.Cl. ⁶ H 0 1 L		識別記号	庁内整理番号	F I	技術表示箇所
	29/784		9056-4M	H01L 29/78	311 P

審査請求 未請求 請求項の数6(全 9 頁)


(21)出順番号	特顯平4-229231	(71)出願人	000002897 大日本印刷株式会社
(00) 11 85 7	平成 4年(1992) 8月 5日		東京都新宿区市谷加賀町一丁目1番1号
(22)出顧日	干版 4 平(1992) 6 月 5 日	(ma) munus	
		(72)98明春	浅野 雅朗
			東京都新宿区市谷加賀町1丁目1番1号
			大日本印刷株式会社内
		(74)代理人	弁理士 志村 浩

(54) 【発明の名称 】 薄膜トランジスタおよびその製造方法

(67) 【要約】

【目的】 ゲート電極と、ソース電極およびドレイン電 極との間に生じる寄生容量を抑制する。

【構成】 ガラス基板1上に、ゲート電解2を形成し、 その上に、SINxからなる路線層3、a-SI: Hが たなラヤネル場へ、型下場等、一型である形成する。更に、透明電振器6およびネガ型シスト層7を形成 の、更に、透明電振器6およびネガ型シスト層7を形 ガート電影の影をシジスト層7に作る。レジスト層7を 現象して再載光面7ちを除去し、露光距7aをヤスクと して透明電振層6をエッチングし、ソース電極およびド レイン電腦を形成する。



【特許請求の範囲】

【錦本頁1】 基板上にソース電板、ドレイン電報およ びゲート電板が形成された海豚トランジスタにおいて、 前記基板の上面に前記各電極のパターンを投影したとき に、前記アース電板の投影パターンと前記ドレイン電板の投影パターンと前記グトト電極の 投影パターンと向記グート電板の投影パターとの間に、重な ターンと前記ゲート電板の投影パターンとの間に、重な りが生たないように構成したことを特徴とする海豚トラ ンジスタ、

【請求項2】 ソース電極およびドレイン電極をバター ニングするときに、基板側から光を照射して、ゲート電 様をマスクとして用いた露光を行うことを特徴とする薄 酸トランジスタの製造方法。

【請求項3】 透明な基板の上面に不透明なゲート電極 を形成する段階と、

この上に、透明な絶縁層を介して、透明な半導体チャネ ル層および透明な不純物ドープ層を順に形成する段階

この上に、透明電極層を形成し、この透明電極層上にレ ジスト層を形成する段階と、

前記基板の下面側から光を照射し、前記ゲート電極をマ スクとして用い、前記レジスト層を露光する段階と、 前記レジスト層を現像し、非露光部を除去する段階と、

前記レジスト屋の露光部をマスクとして用い、前記透明 電極層をエッチングし、ソース電極およびドレイン電極 の対向部を形成する段階と、

前記透明電框層をバターニングし、ソース電極およびドレイン電極の前記対向部以外の部分を形成する段階と、を有することを特徴とする溥鰈トランジスタの製造方法。

【請求項4】 請求項3に記載の製造方法において、 複数の薄膜トランジスタの各ドレイン電極を電気的に接 終めっための補助配線層を形成する段階を更に行うこと を特徴とする薄膜トランジスタの製造方法。

【舘求項5】 ゲート電極をバターニングするときに、 基板側から光を照射して、ソース電板およびドレイン電 転側マスクとして用いた露光を行うことを特徴とする薄 脱トランジスタの製造方法。

【請求項6】 透明な基板の上面に不透明なソース電極 およびドレイン電極を形成する段階と、

この上に、透明な絶縁層を介して、透明な半導体チャネ ル層を形成する段階と、

この上に、透明電極層を形成し、この透明電極層上にレ ジスト層を形成する段階と、

前記基板の下面側から光を照射し、前記ソース電極およ びドレイン電極をマスクとして用い、前記レジスト層を 露光する段階と、

前記レジスト層を現像し、非露光部を除去する段階と、 前記レジスト層の露光部をマスクとして用い、前記透明 電極層をエッチングし、ゲート電極の両側部を形成する

段階と.

前記透明電極層をパターニングし、ゲート電極の前記両 側部以外の部分を形成する段階と、

を有することを特徴とする薄膜トランジスタの製造方

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は薄膜トランジスタの製造 方法、特に寄生容量の発生を抑制することのできる製造 方法に関する。

[0002]

【健康の技術】薬味トランジスタは、特に流過ディスプ レイの分野での利用価値が高く、その需要は今後並々増 大して物くものと思われる、海峡トランジスタは、通 常、ガラス基板の上にゲート電極を形成し、この上に絶 緑層を挟んでソース電極およびドレイン電板、ならびに 環性中等体からなるチャネル幅を形成してなる事でであ る。チャネル幅は、ソース電機とドレイン電板との間に 形成される領域であり、ゲート電程に印加する電圧を削 押することにより、チャネル個を導張性態にしたり、非 導連状態にしたりすることができ、ソース電機とドレイ ン階級との間がのN/OFFするスイッチング剥子とし で動物を行うことができる。

[0003] このような薄膜トランジスタを液晶ディス ブレイに応用する場合には、1面素に1トランジスタが 対応するように、各トランジスタを凝壊にマトリックス 状に延野することになる。そして、たとえばゲート電機 とのマトリックスの裁方面に伸ばし、ドレイン電板と このマトリックスの裁方面に伸ばし、ソース電板と各面 無に対応する表示電板に接続すれば、ゲート電極とドレ イン電板との部からせにより、任意の画素に対応する 表示電板の車位と制御することができるようになる。 [0004]

【優別分解決しようとする問題】 薄膜トランジスタを構成するゲート電極、ソース電機、ドレイン電極は、当然のことながらいずれも薄電性材料(適溶は金別、によって構成されている。しかも排電としては、ゲート電極に対して効が振波された構造となる。このため、ゲート電板を第1の電極とフーな電極を第2の電極とフーな電極を第2の電極とフーな音を表示が脱され、回路上の寄生等着が発生してしまう。このような音生等量は、ゲート電極にそれたウートゲルスの疲弊を変形させる作用があり、薄膜トランジスの動性と考してないるもいをする。

【0005】このような畜生容量の影響を抑制するため、通常は、保持容量と呼ばれている別な容量素子を意図的に形成している。しかし、このような保持容量を設けると、構造が複雑になり、表示電極の関口率が減少するという別な弊害が生じることになる。

【0006】そこで本発明は、ゲート電極と、ソース電

極およびドレイン電極との間に生じる寄生容量を抑制することができる薄膜トランジスタの製造方法を提供することを目的とする。

[0007]

【製盤を解決するための手段】(1) 本部第1の長明 に、基板上にソース電極、ドレイン電極、およびゲート 電極が形成された海膜トランジスタにおいて、基板の上 面に含電極のパゲーンをを影したときに、ソース電極の 投影パケーンとグート電極の投影パケーンとの届 びドレイン電極の投影パケーンとゲート電極の投影パケーンとが ーンとの間に、重なりが生じないように構成したもので ある。

【0008】(2) 本順第2の発明は、薄膜トランジスタの製造方法において、ソース電極およびドレイン電極 をパターニングするときに、基板側から光を照射して、 ゲート電極をマスクとして用いた露光を行うようにした ものである。

10 009 3 (3) 本解第3の発明は、薄膜トランジス 夕の製力方法において、透明な基板の上面に不適明なゲ ・ト電極を形成する段階と、この上に、透明な基礎を 介して、透明な半導体チャネル層および適明な不純物ド ・一ブ酸を側に形成する段階と、この上に、透明な機能を と、基本の下面側から光を照射し、ゲート電極をマスタ として用い、レジスト層を配対する段階と、レジスト層の 光部をマスタとして用い、近次ト層の 光部をマスタとして用い、通明電極層を 光部をマスタとして用い、近年を が上で、 近明電極層を 光部をマスタとして用い、近年を が開発を がまたいたりで、 が開発を がまたいたりで、 がまたいたりで、 がまたいたりで、 がまたいたりで、 がまたいたりで、 がまたいたりで、 がまたいたりで、 がまたいたりである。 がまたいたりである。 からないたが、 がりまたいたりである。 からないたが、 がりまたいたりである。 からないたが、 がりまたいたりである。 がりまたいたりである。 からないたが、 からないが、 からな

【0010】(4) 本願第4の発明は、上述の第2の発 明に保る薄膜トランジスタの製造方法において、複数の 薄膜トランジスタの各ドレイン電販を電気的に接続する ための補助配線層を形成する段階を更に行うようにした ものである。

【0011】(6) 本額第5の発明は、清軽トランジス タの製造方法において、ゲート電極をバターニングする ときに、基板側から光を照射して、ソース電極およびド レイン電極をマスクとして用いた露光を行うようにした ものである。

【0012】(6) 本額常の発明は、海線トランジスタの製造方法において、透明な基板の上面に不透明な火 不鬼能およびドレイン電極を形成する段階と、この上 に、透明な他縁駆を介して、透明な半事体チャネル層を 形成する段階と、この上に、透明電極層を形成す、 高側電線層上にンジスト層を形成する段階と、基板の下 面側から光を照相し、ソース電極およびドレイン電棒を マスァとして用い、レジスト扇を飛光・レジスト メー層を保険し、非需光節を除する段階と、レジスト 層の鑑光部をマスクとして用い、透明電極層をエッチングし、ゲート電極の両側部を形成する段階と、透明電極 圏をパターニングし、ゲート電極の両側部以外の部分を 形成する段階と、を行うようにしたものである。

[0013]

【作 用】寄生容量が発生する原因は、ゲート電極に対 して、ソース電極およびドレイン電極が部分的に覆い被 さるような構造になるためである。これは、ゲート電極 のパターニングと、ソース電極およびドレイン電極のパ ターニングとが、全く別個のマスクを用いたフォトリソ グラフィによって行われることに起因する。本発明によ る方法のポイントは、いわゆるポトムゲート型の薄膜ト ランジスタにおいては、ソース電極およびドレイン電板 のパターニングを、既に形成されたゲート電極自身をマ スクとして用いたフォトリソグラフィによって行うよう にし、いわゆるトップゲート型の薄膜トランジスタにお いては、ゲート電極のパターニングを、既に形成された ソース雷振およびドレイン電極自身をマスクとして用い たフォトリソグラフィによって行うようにした点にあ A. 各領極自身がマスクとなるため、いわゆるセルフア ライメントが行われ、ゲート電極に対して、ソース電極 およびドレイン重極が覆い被さる部分がなくなる。この ように電極自身をマスクとして用いたフォトリソグラフ ィを可能にするため、マスク電極となるべき電極層とし て透明電極層を用いるようにし、基板側から光を照射す るバック露光を行うようにしている。

[0014]

【実施例】以下、本発明を図示する実施例に基づいて説 明する。図1は、一般的な液晶ディスプレイに薄膜トラ ンジスタを利用する場合に、複数の薄膜トランジスタを マトリックス状に配列した状態を示す上面図である。図 に実線で示されている部分がゲート電板Gである。この ゲート電極Gは、図の横方向に伸びディスプレイの走査 線に対応する主部と、この主部から図の下方に伸び、各 トランジスタ素子についてのゲートとして作用するゲー ト部と、によって構成されている。一方、図に破線で示 されている部分がドレイン電極Dであり、このドレイン 電極Dは図の縦方向に伸び、ディスプレイのデータ線と して機能する。こうして、横方向に配列された複数のゲ ート電極Gと、縦方向に配列された複数のドレイン電極 Dと、によって多数の升目が形成され、この各升目に表 示電極E (図に二点鎖線で示す) が形成される。この各 表示電極Eに対して電気的に接触するように、各ソース 電極S (図に一点鎖線で示す) が形成されており、各ソ ース電板Sとドレイン電極Dとの間に、活性層A(図に 点線で示す) が形成されている。各活性層Aには、ゲー ト電板Gのゲート部が重なっており、このゲート電極G に印加する常圧によって、活性層A内のチャネル層をO N/OFF制御することができる。

【0015】上述の構造において、1組の薄膜トランジ

スタは、ソース電板S、ドレイン電板D、これらの間に 形成された活性層A、そしてこの活性層Aを制御するた めのゲート電極G、によって構成されることになる。図 1には、4組の薄糠トランジスタが形成されている状態 が示されているが、実際には多数のトランジスタが二次 元平面上に形成され、各表示電極Eを1画素とするディ スプレイが形成される。特定の1走査線に対応するゲー ト電極Gに所定の電圧を印加すれば、図の横一列に並ん だ薄膜トランジスタのチャネル層をONの状態にするこ とができ、データ線としての各ドレイン電極Dに与えた 信号値を表示電極区に書き込むことができる。別書すれ ば、図の横方向に配列された複数のゲート電極Gと、図 の総方向に配列された複数のドレイン電極Dと、に対し て選択的に電圧を印加することにより、二次元平面上に 配列された多数の表示電極Eのうちの所望の電極に所望 の電荷を蓄積させることができる。

[0016] 図」における助解線スーズ に相当する断面の一部を図2に示す。ガラス基板1上にゲード電機2 (図 1のゲード電機2 (図 1のゲード電機2 (図 1のゲード電機2 (図 10ゲード電機2 (図 10ゲード電機2 (図 10ゲード電機2 (図 10ゲードを機合2 (図 10 荷店性)所入が形成される。更に、ドレイン側不能性アプ層 5 Dを介してドレイン電機6 D (図 10 のナーズ を開いたが、ソース制作機5 (図 10 ツース電機6 S (図 10 ツース電機5 S を介して ゼイドの成されている。ドレイン側不純物でプラりおよびソース側不純物ドーブ層5 S は、デャネル層4 に対す カオーミック接触を確保するための中間帯である。オーミック接触を確保するための中間帯である。オーミック接触を確保するための中間帯である。オーミック接触を確保するための中間帯である。オーミック接触を確保するための中間帯である。オーミック接触を確保するための中間帯である。オーミック接触を確保するための中間帯である。オーミック接触を確保するための中間帯である。オーミック接触を確保するための中間帯である。オーミック接触を確保するための中間帯である。オーミック接触を確保するための中間帯である。オーミック接触を確保するための中間帯である。オーミックを開いる。オーミックを開いる。オーミックを開いる。オーミックを開いる。オーミックを開いる。オーミックを開いる。オーミックを開いる。オーミックを開いる。オーミックを開いる。オーミックを開いる。オーミックを開いる。オーミックを開いる。オーミックを開いる。オーミックを開いる。オーミックを開いる。オーラーを用いる。オーラーを用いる。オーラーを開いる。オーラーを用いる。オーターを用いる。オーターを用いる。オーラーを用いる。オータ

【0017】このような構造をもった薄膜トランジスタ において、寄生容量が発生する理由を図3に基づいて説 明しよう。図3は図2の断面図を別な描き方で示したも のであるが、ここで、ゲート電極2、ドレイン電極6 D. ソース電極6S. の空間的な位置関係に着目すれ ば、寄生容量が発生していることが理解できよう。すな わち、ゲート電極2とドレイン電極6Dとは、図の区間 Δ1において重複しており、ゲート電極2とソース電極 6 Sとは、図の区間 ∆ 2 において重複している。したが って、各電極の太線で示す部分が上下で対向電極を形成 し、容量素子が形成されることになる。このような寄生 容量は、ゲート電極2に与えたゲートバルスの波形を変 形させる作用があり、薄膜トランジスタの動作上好まし くないふるまいをすることは、既に述べたとおりであ る。本発明は、ゲート電極2をマスクとして用いてドレ イン電極6Dおよびソース電極6Sをパターニングし、 重複区間 A 1 および A 2 の長さを零にしようとする製造 方法を提供するものである。そのために、ドレイン電極 6 Dおよびソース雷極 6 Sに透明電煙を用い、基板側か らのバック露光を行うようにしている。以下、図1にお ける切断面X-X´に相当する断面について、この製造 方法の各工程を順に述べることにする。

【0018】まず、図4に示すように、ガラス基板1の

上にゲート雷極2を形成する。このゲート電極2は、図 1のゲート電極Gに対応するものであり、平面的には図 1に示すパターンをしている。このようなパターンは、 一般的なフォトリソグラフィ工程によって形成できる。 続いて、図5に示すように、この上に絶縁層3、チャネ ル図4、不締物ドーブ脚5を順次形成する。チャネル層 4および不純物ドープ層5の平面的なパターンは、図1 における活性層Aに対応するパターンとなる。このよう なパターンも、一般的なフォトリソグラフィ工程によっ て形成できる。なお、この実施例では、ゲート電極2の 材料としてCrを、絶縁層3の材料としてSiNxを、 チャネル層4の材料として水素を添加したアモルファス シリコン (a-Si:H) を、それぞれ用いており、更 に、不純物ドープ層5の材料としては、チャネル層4の 材料に更にn 型不練物をドープした材料(n a-Si:H) を用いている。これらの材料は、従来の一般 的な薄膜トランジスタにおいて用いられている一般的な 材料であり、この図5に至るまでの工程は、従来の製造 工程と全く同様である。

【0020】本発明のポイントは、ゲート電極2をマス クとして用いて、透明電極層6をパターニングし、ソー ス電極6Sおよびドレイン電極6Dを形成することにあ る。そこで、図7に示すように、ガラス基板1の下面側 から光を照射し、いわゆるバック露光を行う(従来の製 造工程では、バターニングのための露光はすべてガラス 基板1の上面側から行われていた)。ここで、Crから なるゲート電極2は不透明であるが、他の各層はいずれ も透明であるため、レジスト層7にはゲート電極2の影 だけが投影され、影に隠れなかった露光部でaと、影に 瞬れた非露光部7bとが形成されることになる。ネガ型 のレジストを用いれば、レジスト層7の現像により、露 光部7aのみを残し非露光部7bを除去できる。こうし て、残った露光部7aをマスクとしてエッチング処理を 施せば、図8に示すように、ソース電極6Sおよびドレ イン電極6Dのパターニングが完了する。続いて、これ ら両電極をマスクとして、不純物ドープ層5に対するエ ッチング処理を行えば、図9に示すように、ソース側不 純物ドーブ層5Sおよびドレイン側不純物ドーブ層5D を形成することができる。

【0021】以上の工程により、薄膜トランジスタの主 要部の製造は完了である。構造的には、図2に示した従 来構造のものとほぼ同じ構造の素子が形成されたことに なる。ただ、従来構造の素子では、図3に示すように、 ゲート電極2と、ソース電極6 Sおよびドレイン電極6 Dとの間に重複区間 Δ 1. Δ 2 が生じ、寄生容量が発生 しているが、本発明の工程で製造された素子では、図9 に一点鎖線で示すように、ゲート電極2の端部とソース 貫極6Sおよびドレイン電極6Dの端部とが揃ってお り、重複区間は零となっている。このように、ゲート電 極2をマスクとして用いて、ソース電極6 Sおよびドレ イン電極6Dのパターニングを行うようにすることによ り、寄生容量をほとんど零にすることが可能になる。 【0022】以上、図1の切断線X-X (に対応する断 面について、本発明の工程を説明してきたが、平面的な 構造を考慮すると、上述の工程説明は完全ではない。実 際には、更に、余分な工程が2工程必要になる。第1の 余分な工程は、ソース電極6Sおよびドレイン電極6D のパターニングを完了する工程である。断面図に基づい て行われた上述の説明では、図7に示すバック露光の後 のエッチングにより、図8に示すようなソース電極68 およびドレイン電極6Dが形成されたように示されてい るが、実際には、この時点では、まだソース電極65お よびドレイン雷極6Dは一部分しか形成されていない。 これは、図7に示すバック露光によって形成される平面 的なパターンを考えてみれば理解できる。すなわち、ゲ ート電板2の平面的なパターンは、図1にゲート電板G として実線で示されているようなパターンである。した がって、図7に示す工程において、ゲート電極2をマス クとしたバック露光を行うことによって、レジスト層で 上に転写されるパターンは、図1にゲート電極Gとして 実線で示されているパターンそのものである。図10 に、このパターンの一部(1つの薄膜トランジスタに対 応する領域)を示す。ハッチングを施した部分が露光部 7 a であり、白抜きの部分が非露光部 7 b である。 切断 線X-X 「に対応する断面では、図7に示す状態になっ ていることがわかるであろう。 したがって、このような 平面バターンをもったレジストを用いたエッチングを行 うと、透明電極層 6 は、ハッチングを施した露光部 7 a に対応する領域がすべて残ってしまうことになる。図8 に示すソース電棒6 Sおよびドレイン電極6 Dは、実 は、図10のハッチング部分の一部に相当するものであ り、図10のハッチング部分は、まだ、それぞれの電極 としての正しい形状にはパターニングされていない。別 含すれば、図7のバック露光は、ソース電極6Sおよび ドレイン電極6Dの対向部6SSおよび6DD(図8お よび図10参照)を形成するための工程ということがで きる。したがって、この図8に示す状態になった後に、

もう一度、ソース電極6 Sおよびドレイン電極6 Dを形 成するためのバターニング工程を行う必要がある。これ が第1の余分な工程である。

【0023】具体的には、図11に示すような、マスク を用いたフォトリソグラフィ工程を行えばよい。ここ で、破線で示したゲート領域Agは、ゲート電極2が形 成されている平面的な領域を示すものであり、ハッチン グを施した部分にソース領域As およびドレイン領域A dを定義し、このソース領域Asおよびドレイン領域A dに対応する領域のみが残るように、透明電極層6に対 する二度目のエッチングを行えばよい。なお、このと き、図8に示すように、一度目のエッチングによってわ ざわざ形成したソース電極6Sおよびドレイン電極6D の対向部688および6DDは、二度目のエッチングの 影響を受けない状態にする必要がある。したがって、図 1 1 に示すように、ソース領域 A s およびドレイン領域 Adの境界部は、ゲート領域Agの境界部に対して、い くらかの余裕部分 A 3 , A 4 をもつように設計しておく 必要がある。この余裕部分△3、△4を、マスク合わせ の際に生じる誤差に比べて大きくしておけば、対向部6 SS, 6DDが二度目のエッチングにより影響を受ける ことはない。

【0024】結局、木発明の工程では、透明電極層 6に 対しては、工度のバターニング (エッチング) が行われ ることになる。一度目のバターニングでは、図11にハッチングで示した領域が投り、二度目のパターニングで は、図11にハッチングで示した領域が投ることにな 。したがって、一度のパターニングによって最終的に は、図12にハッチングで示した部分だけが投ることに なる。すなわち、ソース電艦65およびドレイで機后 り形成され、月帯の対時間658ままで6日Dは、ゲ ト育域をAgの現界部に指った状態となる。図8に示す 瞬面図は、実際には、このような二度目のパターニング そ行った後の状態に指当する。

【0025】ところで、図12に明像に示されているように、ゲート電機2をマスタとしたパターニング (一度 回のパターニング)を行ったか、ドレイン電配合は分解 領域 2において、ドレイン電極6 D と6 D ごとに分所されてしまっている。図10平面図に収象によって示されているように、未来、ドレイン電板日は、図の水温の電機を構成しなければならない。ところが、本発明による工程を実施すると、図10平面図には110 ゲート電極0とドレイン電極Dとの交差部分において、ドレイン電板日は分析されてしまうことになる。本発明で必要になる第2分において、ドレイン電板日は分析されてしまっている。本発すると、サーマンでは、この第2の余分工程(ドレイン電板日は、この第2の余分工程(ドレイン電板日とでは、この第2の余分工程(また)との表すになる。本様日を電路とに対した。この第2の余分工程(また)との第2の余分工程(10年)とでは、この第2の余分工程(10年)とで表述されていては、この第2の余分工程(10年)とは、この第2の余分工程(10年)と表述されていては、この第2の余分な工程にある。

【0026】図12における切断線Y-Y に対応する

斯面を回 3 に示す、 絶縁層シ上に形成されたドレイン 電極 6 D と 6 D ごと り 必需額域 ス において分断されて しまっている。これは、ゲード電板 2 をマスクとするパ クーニンクを行ったためである。そこで、このような分 断部分には、 図 1 4 にハッチングを施してデオような補 別心服務圏 6 にとまば、 C で ペ カーなどの金属材料 いる)を形成し、 両者を電気的に接続する。こうすることにより、 図 1 に不す従来の脅威トランジスク新と同等 の機器を4 のよまでが実現できる。

[0027] なお、一般に、適明電料料は、CrやA 1といった企属材料に比べて電気抵抗が高いため、複数 の素子についての共通配線として用いられるドレイン電 極力全柱を、この透明電板材料でのみ構成した場合、配 線の電気抵抗が高くなるというデメリッド北モじ場合 がある。このような場合には、透明電影料料からなるド レイン電極Dの上面の一部に、更に、CrやA1などの 電海車の高い材質からなる層を形成するようにしてもよ い。

【0028】また、ソース電飯6 Sおよびドレイン電極6 Dを透明電極材料によって構成すると、ソース側不機 め下ご端5 Sおよびドレイン側不機制ドープ海5 Dと の間でのオーミックな接触が保めにくいというデメリットが生しる場合かある。このような場合には、両者間に 海いの「居位とを接むような構造にすればよい。具体的 には、不穏物ドーブ溜5 全形成した上に、海いの「層を 形成し、その上から透明電距隔6 を形成するように ばよい。Cェ層の限みを0.05 μ 四程度にしておけ ば、このCェ層にはに透明2 屋となり、パック最先を行 3 場外にはに透りに属となり、パック最先を行 3 場外にはに透明2 屋となり、パック最先を行 3 場外にはに透明2 屋となり、パック最先を行 3 場外にはに透明2 屋となり、パック最先を行

【0029】以上の製造工程は、いわゆるボトムゲート 型のスタガ構造と呼ばれる図9に示すような断面構造を もった薄膜トランジスタに本発明を適用したものであ る。本登明は、この他にも、いわゆるトップゲート型の スタガ構造と呼ばれる図15に示すような断面構造をも った薄膜トランジスタにも適用することができる。この 図15に示す薬障トランジスタでは、ガラス基板1の上 面に、ソース電極6Sおよびゲート電極6Dが形成され ており、この上に、絶縁層3を介してチャネル届4およ びゲート電極2が形成されている。このようなトップゲ ート型の構造をもった薄厚トランジスタを製造する場合 は、上述した実施例とは逆に、ソース電極6 S およびド レイン電極6 Dをマスクとして用い、ゲート電極2をパ ターニングすればよい。すなわち、図16に示すよう に、絶縁層3の上に、アモルファスシリコン層4'、透 明電極層 2′、ネガ型のレジスト層 7 を形成した状態 で、基板1の下面側から光を照射し、バック露光を行 う。レジスト層 7 を現像すれば、露光部 7 a のみを残し 非議光部7 bを除去できる。こうして、残った露光部7 a をマスクとしてエッチング処理を施せば、図15に示 すようなゲート雷振2の兩側部を形成することができ

る。この後、透明電極層 2'を再度パターニングし、ゲ

一七職里の興輸部以外の部分を形成すればよい。 【0030】以上、本発明を図示する実施側に基づいて 設明したが、本来明はこの実施側のみに原定されるもの ではなく、この他にも様々の態様で実施可能である。特 に、辻舎の実施側で示した各層の具体的な材料は、一実 施側として掲げたものではない。

[0031]

【発明の効果】以上のとおり本発明に係る削減トランジ スタの製造方法では、ソース電極およびドレイン電視 もあらいはゲード配制シ 4パターニングするときに、こ れらの電極を透明な材料で構成し、基板側から光を照射 して、ゲート電極(あるいはメアース電極およびドレイン 電極)をマスクとして用いた源と行うようにした め、ゲート電極に対して、ソース電極およびドレイン電 極が限い被さる部分がなくなり、両電極間に生しる寄生 容像を切割することができる。

「図面の簡単な説明】

【図1】一般的な液晶ディスプレイに薄膜トランジスタを利用する場合に、複数の薄膜トランジスタをマトリックス状に配列した状態を示す上面図である。

【図2】図1における切断線X-X に対応する切断部の断面図である。

【図3】図2に示す断面図において寄生容量の発生を説 明する図である。

【図4】ガラス基板1の上にゲート電極2を形成した一般的な薄膜トランジスタの製造工程を示す断面図である。

【図5】図4に示す状態の上に、更に絶縁層3、チャネル層4、不純物ドーブ層5を形成した一般的な薄膜トランジスタの製造工程を示す断面図である。

【図6】図5に示す状態の上に、本発明の製造方法に特 有の透明電極層6およびレジスト層7を形成した工程を 示す断面図である。

【図7】図6に示す状態において、ゲート電極2をマス クとして用いたバック露光を行う工程を示す断面図であ ス

【図8】図7に示すバック露光の後、透明電極層6に対 するエッチングを行った状態を示す断面図である。

【図9】図8に示すエッチングの後、不純物ドープ層5 に対するエッチングを行った状態を示す断面図である。 【図10】図8に示す構造を得るために行う一度目のパ クーニングに用いるパターンを示す平面図である。

【図11】図8に示す構造を得るために行う二度目のパ ターニングに用いるパターンを示す平面図である。

【図12】図10に示すパターンと図11に示すパター ンとを重ねることによって得られるパターンを示す平面 図である。

【図13】図12における切断線Y-Y 「に対応する切

断部の断面図である。


【図14】図13に示されている分断領域Zを接続する ための補助配線層8を形成した状態を示す断面図であ ス

【図15】一般的なトップゲート型の薄膜トランジスタの断面構造を示す断面図である。


【図16】図15に示す構造をもった薄膜トランジスタ の構造に本発明を適用する工程を示す断面図である。

- 【符号の説明】
- 1…ガラス基板
- 2…ゲート電極
- 2′ …透明電極層
- 3…絶縁層
- 4…チャネル層
- 4′…アモルファスシリコン層
- 5…不純物ドープ層
- 5 D…ドレイン側不純物ドープ層
- 5 S · · ソース側不純物ドープ層
- 6 …透明電極層

- 6D, 6D '…ドレイン電極
- 6 D D …対向部
- 6 S…ソース電極
- 6 S S …対向部 7 … レジスト層
- 20 11 12
- 7 a …露光部
- 7b…非露光部
- 8…補助配線層
- S ···· WERNING ON THE
- A…活性層
- Ag…ゲート領域
- A s …ソース領域
- Ad…ドレイン領域
- C…チャネル領域 D…ドレイン電極 (データ線)
- G…ゲート電極 (走査線)
- S…ソース電極
- Δ1, Δ2…重複区間
- Δ3, Δ4…余裕部分











[图4]



